1. 布線
阻抗：布線的阻抗是由銅和橫切面面積的重量決定的。例如，1盎司銅則有0.49 mΩ/單位面積的阻抗。電容：布線的電容是由絕緣體(EoEr)、電流到達的范圍(A)以及走線間距(h)決定的。pcb making company用等式表達為C=EoErA/h，Eo是自由空間的介電常數(8.854 pF/m)，Er是PCB基體的相關介電常數(在FR4碾壓中為4.7)。
電感：布線的電感平均分布在布線中，大約為1 nH/m。
對於1盎司銅線來說，在0.25 mm(10mil)厚的FR4碾壓情況下，位於地線層上方的0.5mm(20mil)寬，20 mm(800 mil)長的線能產生9.8 m∧的阻抗，20 nH的電感以及與地之間1.66 pF的耦合電容。multilayer pcb將上述值與元器件的寄生效應相比，這些都是可以忽略不計的，但所有布線的總和可能會超出寄生效應。因此，設計者必須將這一點考慮進去。PCB布線的普遍方針：
增大走線的間距以減少電容耦合的串擾;
平行的布電源線和地線PCB board china以使PCB電容達到最佳;
將敏感的高頻線布在遠離高噪聲電源線的地方;
加寬電源線和地線以減少電源線和地線的阻抗。
2. 分割
分割是指用物理上的分割來減少不同類型線之間的耦合，尤其是通過電源線和地線。
用分割技術將4個不同類型的電路分割開的例子。在地線面，非金屬的溝用來隔離四個地線面。L和C作為板子上的每一部分的過濾器。減少不同電路電源面間的耦合。高速數字電路由於其更高的瞬時功率需量而要求放在電源入口處。接口電路可能會需要靜電釋放(ESD)和暫態抑制的器件或電路。對於L和C來說，最好使用不同值的L和C，而不是用一個大的L和C，因為這樣它便可以為不同的電路提供不同的濾波特性。
3. 局部電源和IC間的去耦
局部去耦能夠減少沿著電源幹線的噪聲傳播。連接著電源輸入口與PCB之間的大容量旁路電容起著一個低頻脈動濾波器的作用，同時作為一個電勢貯存器以滿足突發的功率需求。此外，在每個IC的電源和地之間都應當有去耦電容。這些去耦電容應該盡可能的接近引腳。這將有助於濾除IC的開關噪聲。
4. 接地技術
接地技術既應用於多層PCB，也應用於單層PCB。接地技術的目標是最小化接地阻抗，以此減少從電路返回到電源之間的接地回路的電勢。
在單層(單面)PCB中，接地線的寬度應盡可能的寬，且至少應為1.5 mm(60 mil)。由於在單層PCB上無法實現星形布線，因此跳線和地線寬度的改變應當保持為最低，否則將引起線路阻抗與電感的變化。
在雙層(雙面)PCB中，對於數字電路優先使用地格柵/點陣布線，這種布線方式可以減少接地阻抗，接地回路和信號環路。像在單層PCB中，地線和電源線的寬度最少應為1.5mm。另外的一種布局是將接地層放在一邊，信號和電源線放於另一邊。在這種布置方式中將進一步減少接地回路和阻抗，去耦電容可以放置在距離IC供電線和接地層之間盡可能近的地方。
保護環是一種可以將充滿噪聲的環境(比如射頻電流)隔離在環外的接地技術，這是因為在通常的操作中沒有電流流過保護環。
在多層板上，由分離電源面和地面的絕緣薄層產生了PCB電容。在單層板上，電源線和地線的平行布放也將導致這種電容效應。PCB電容的一個優點是它具有非常高的頻率響應和均勻的分布在整個面或整條線上的低串連電感。它等效於一個均勻分布在整個板上的去耦電容。沒有任何一個單獨的分立元件具有這個特性。
布放高速電路時應使其更接近接地面，而低速電路應使其接近電源面。
在某些模擬電路中，沒有用到的電路板區域是由一個大的接地面來覆蓋，以此提供屏蔽和增加去耦能力。但是假如這片銅區是懸空的(比如它沒有和地連接)，那么它可能表現為一個天線，並將導致電磁兼容問題。
在多層PCB中，推薦把電源面和接地面盡可能近的放置在相鄰的層中，以便在整個板上產生一個大的PCB電容。速度最快的關鍵信號應當臨近接地面的一邊，非關鍵信號則布放為靠近電源面。
當電路需要不止一個電源供給時，采用接地將每個電源分離開。但是在單層PCB中多點接地是不可能的。一種解決方法是把從一個電源中引出的電源線和地線同其他的電源線和地線分隔開。這同樣有助於避免電源之間的噪聲耦合。
相關文章:
